Erdem
Paylaşımcı üye
- Katılım
- 14 Ocak 2013
- Mesajlar
- 713
- Puanları
- 106
Sayısal devrelerde bu zamanlama olayını anlamak için Micro-Cap 12 ile ufak denemeler yapmaya başladım. Aslında LTSpice ile de yapılabiliyor ama biraz uzun iş.
Bu TTL ve değil mantık kapısı. V1 5 volt. V2 ise 100 Hz, iki tepe arası gerilim 6V olan üçgen bir işaret.
Bu örneği Anog'un derslerinden aldım. İsterseniz orada hazır LTSpice kütüklerini indirebilirsiniz.
Aynen beklediğimiz gibi giriş sinyali mantıksal olarak YÜKSEK iken çıkış sinyali DÜŞÜK oluyor. Ya da tam tersi şekilde.
Micro-Cap çıkış sinyalinin giriş sinyaline göre değişimini de gösterebiliyor. Bunun LTSpice ile nasıl yapıldığını unutmuşum herhalde.
Görüldüğü üzere giriş sinyali örneğin 600mV'un altındayken mantıksal "0" iken çıkışta 5V mantıksal "1" alıyoruz. Giriş sinyali mantıksal "1" iken örneğin 5V iken çıkışta mantıksal "0" alıyoruz.
Bu TTL ve değil mantık kapısı. V1 5 volt. V2 ise 100 Hz, iki tepe arası gerilim 6V olan üçgen bir işaret.
Bu örneği Anog'un derslerinden aldım. İsterseniz orada hazır LTSpice kütüklerini indirebilirsiniz.
Aynen beklediğimiz gibi giriş sinyali mantıksal olarak YÜKSEK iken çıkış sinyali DÜŞÜK oluyor. Ya da tam tersi şekilde.
Micro-Cap çıkış sinyalinin giriş sinyaline göre değişimini de gösterebiliyor. Bunun LTSpice ile nasıl yapıldığını unutmuşum herhalde.
Görüldüğü üzere giriş sinyali örneğin 600mV'un altındayken mantıksal "0" iken çıkışta 5V mantıksal "1" alıyoruz. Giriş sinyali mantıksal "1" iken örneğin 5V iken çıkışta mantıksal "0" alıyoruz.
Son düzenleme: