PNP transistor ile testerediş osilatör devresi sorunu

kingh12

Üye
Katılım
26 Mar 2013
Mesajlar
1
Puanları
1
Arkadaşlar merhaba,
Sorun aslında basit ancak çözemediğim bir problem. Öncelikle devrenin çalışma prensibini kısaca özetleym probleme daha sonra değineğim. Devrenin yapısına bakıldığında devre PNP transistör ile testerediş çıkış sinyali üreten bir osilatör yapısından oluşmakta. Giriş sinyali kare dalga; çıkış sinyali ise testere diş. Kare dalganın pozitif alternansı boyunca transistör reversed biased olduğundan kesimde oluyor. Bu esnada kapasitör DC +12V kaynağıyla dolmakta; kare dalga sinyalin negatif alternansı geldiğinde ise transistör iletime geçmekte bu nedenle kapasitör üzerinde biriken voltaj hızlıca boşalmakta.

Sorun kapasitörün dolumuyla ilgili. Kapasitörün başlangıçta boş olduğunu düşünürsek kare dalga sinyalinin pozitif alternansı boyunca kapasitör Vc(t)=V(1-e^-t/RC) formülüne dayanarak belirli bir voltaja kadar dolmakta. Bu formüle bakıldığında "V" ile gösterdiğim terim devreye uygulanan DC gerilim yani +12 V mu? yoksa emitter voltajı mı? yoksa 15kohmluk direnç üzerinde toplanan gerilim üzerinden mi dolmakta?

Cevap eğer +12V ise, devrede kullanılan 47nF kapasitör formülde hesaplandığında 6,02V a kadar dolması gerekiyor. Ancak pratikte bu ölçüme osiloskop yardımıyla bakıldığında kapasitör hızlıca yaklaşık 4Va kadar dolmakta ve pozitif kare dalga sinyali bitene dek 4V'ta sabitlenmekte. Bunun sebebi nedir? kapasitör 4 V'a sabitlendiyse maksimum gerilime ulaşmış demektir, ama bizim maksimum gerilimimiz 12V.

Cevaplarınızı bekliyorum teşekkürler.
 

Forum istatistikleri

Konular
127,950
Mesajlar
913,850
Kullanıcılar
449,598
Son üye
kadir12366

Yeni konular

Geri
Üst