Mikroişlemci Final Sorusu Yardım!

[eltorito]

arkadaşlar soru tipi bu ikisi gibi olucak, çoğu yerden bir sonuç alamadım.

Konu hakkında bilgisi olup yardımcı olabilecek arkadaşlar var mıdır?

Not: Paylaşılan fotoğraf, fotoğraf paylaşım sitesinden silindiği için kaldırılmıştır.

 

[ademcekic]

Merhaba. Dokuz Eylül Üniversitesi Elektrik-Elektronik Mühendisliği bölümü mezunuyum. Benzer bir soru bize de mikroişlemci finalinde sorulmuştu. Karışık gözükse de gerçekten aslında kolay 2 adet soru var karşımızda.

Öncelikle mİB olarak söylenen CPU ların iletişimde kullandığı uçlarını yani sinyal gönderip aldığı pinlerini bilmemiz gerekiyor.

RD: aktif düşük seviyeli bir sinyaldir. İşlemci tarafından üretilir. Ram bellekten veya dış girişlerden işlemci databus ına veri getirileceği zaman aktif olur. Okuma işlemi sırasında üretilir.

WR: aktif düşük seviyeli bir sinyaldir. İşlemci tarafından üretilir. Ram belleğe veya dış çıkışlara veri gönderileceğeinde yani işlemci databus ından dışarıya veri aktarılacağında aktif olur. Yazma işlemi sırasında üretilir.

IOREQ: İşlemci ile dış input/output entegrelerinin haberleşmesini sağlayan yetki ucudur. Dış bufferdan veri okuma ve dış latch entegresine veri yazma sırasında aktif olur. Böylece veri bellekleri ile aynı adresi taşıyan I/O entegrelerinin çakışmadan kullanılması sağlanır.

MREQ: İşlemci ile dış ram ve eeprom belleklerin haberleşmesini sağlayan yetki ucudur. Dış bellekden veri okunması veya yazılması sırasında aktif olarak çakışmaları engeller.

Vaktim olursa yarın sizin için sorunuzun lojik diagramını çizeceğim.

 

[eltorito]

Merhaba. Dokuz Eylül Üniversitesi Elektrik-Elektronik Mühendisliği bölümü mezunuyum. Benzer bir soru bize de mikroişlemci finalinde sorulmuştu. Karışık gözükse de gerçekten aslında kolay 2 adet soru var karşımızda.

Öncelikle mİB olarak söylenen CPU ların iletişimde kullandığı uçlarını yani sinyal gönderip aldığı pinlerini bilmemiz gerekiyor.

RD: aktif düşük seviyeli bir sinyaldir. İşlemci tarafından üretilir. Ram bellekten veya dış girişlerden işlemci databus ına veri getirileceği zaman aktif olur. Okuma işlemi sırasında üretilir.

WR: aktif düşük seviyeli bir sinyaldir. İşlemci tarafından üretilir. Ram belleğe veya dış çıkışlara veri gönderileceğeinde yani işlemci databus ından dışarıya veri aktarılacağında aktif olur. Yazma işlemi sırasında üretilir.

IOREQ: İşlemci ile dış input/output entegrelerinin haberleşmesini sağlayan yetki ucudur. Dış bufferdan veri okuma ve dış latch entegresine veri yazma sırasında aktif olur. Böylece veri bellekleri ile aynı adresi taşıyan I/O entegrelerinin çakışmadan kullanılması sağlanır.

MREQ: İşlemci ile dış ram ve eeprom belleklerin haberleşmesini sağlayan yetki ucudur. Dış bellekden veri okunması veya yazılması sırasında aktif olarak çakışmaları engeller.

Vaktim olursa yarın sizin için sorunuzun lojik diagramını çizeceğim.

ilginiz için çok teşekkürler, soruyu çözebilirseniz gerçekten çok yardımcı olmuş olacaksınız,dersi geçebilmem bu sorunun cevabına bağlı biraz, cevabı bekliyor olacağım..

 

[eltorito]

arkadaşlar yardım bekliyorum, mutlaka aranızda bu konuda bilgililer vardır, bilen için basit bir soru olduğunu düşünüyorum..

!!!